2026年5月25日,華為在電氣電子工程師學(xué)會舉辦的國際電路系統(tǒng)研討會上正式提出“韜定律”,以“時間縮微”替代“幾何縮微”,構(gòu)建器件到系統(tǒng)的全棧協(xié)同優(yōu)化體系,成為中國首次在半導(dǎo)體底層演進規(guī)則上提出的系統(tǒng)化理論框架。這一突破不僅實現(xiàn)技術(shù)范式革新,更在國際產(chǎn)業(yè)與學(xué)術(shù)圈引發(fā)廣泛討論,折射出后摩爾時代全球芯片技術(shù)格局的深刻變化。

“韜定律”的“韜”來自希臘字母“τ”。在電子學(xué)領(lǐng)域,“τ”通常表示一個電路系統(tǒng)的最大響應(yīng)時間。對于復(fù)雜的計算芯片來說,“τ”決定了該芯片的最高工作頻率。頻率越快,意味著芯片可以在相同時間內(nèi)執(zhí)行更多計算步驟。“韜定律”不是“摩爾定律”的終結(jié)者,而是其“孿生兄弟”。過去幾十年,“摩爾定律”通過縮小晶體管尺寸提升半導(dǎo)體性能,本質(zhì)上也在不斷縮小“τ”。然而,隨著“摩爾定律”遇到原子物理瓶頸,單純依靠尺寸縮小已逼近性能及性價比極限。

“韜定律”彌補了依賴“摩爾定律”的不足,論證了芯片性能提升不僅可以通過空間上的“器件更密”,也可以通過時間上的“頻率更快”。通過將響應(yīng)時間“τ”作為全局優(yōu)化目標(biāo),采用硅通孔、邏輯折疊、三維堆疊等先進封裝技術(shù)緩解“信號堵車”,“韜定律”可以從設(shè)計鏈路上實現(xiàn)芯片性能提升。北京理工大學(xué)教授洪延青形象地比喻說,把芯片比作流水線工廠,晶體管是工人。工廠里同時工作的工人越多,產(chǎn)量越高,但如果造成流水線擁堵,再多工人也無濟于事。真實的計算系統(tǒng)性能由整條鏈路中最擁堵的地方?jīng)Q定,這與黃仁勛提到的“阿姆達爾瓶頸”不謀而合,“韜定律”正是嘗試解決這一瓶頸的中國探索。