華為提出的“韜定律”是什么 引領(lǐng)半導(dǎo)體新方向!華為在2026年5月25日的國(guó)際電路系統(tǒng)研討會(huì)上提出了指導(dǎo)半導(dǎo)體產(chǎn)業(yè)發(fā)展的新原則——“韜定律”,這是中國(guó)首次在全球半導(dǎo)體領(lǐng)域提出的新原則。長(zhǎng)期以來,芯片性能的提升主要遵循摩爾定律,即每隔18到24個(gè)月,單位面積上的晶體管數(shù)量翻一番。實(shí)現(xiàn)這一目標(biāo)的主要手段是通過幾何縮微,讓晶體管越做越小,從微米縮小到納米。
然而,隨著晶體管尺寸縮小至十幾個(gè)原子的尺度,量子力學(xué)效應(yīng)開始占據(jù)主導(dǎo)地位,如量子隧穿效應(yīng)導(dǎo)致嚴(yán)重的漏電和發(fā)熱問題。此外,建造用于生產(chǎn)3納米及以下先進(jìn)制程芯片的晶圓廠成本激增,一座3納米晶圓廠的成本普遍在150億至200億美元之間,而2納米晶圓廠的成本已逼近300億美元,使得只有少數(shù)巨頭能夠參與這場(chǎng)資本競(jìng)賽。
華為提出的“韜定律”不再單純追求縮小晶體管尺寸,而是構(gòu)建貫穿器件、電路、芯片到系統(tǒng)層面的多層級(jí)協(xié)同優(yōu)化體系,以持續(xù)提升各層級(jí)性能、能效和晶體管密度。關(guān)鍵技術(shù)之一是邏輯折疊,將平面電路分成上下兩層或多層,使關(guān)鍵路徑上的信號(hào)直接穿過,提高效率。過去六年的實(shí)踐中,基于該定律,華為已成功設(shè)計(jì)并量產(chǎn)了381款芯片,覆蓋多個(gè)行業(yè)需求。
即將于2026年秋季推出的麒麟芯片將率先采用邏輯折疊技術(shù),預(yù)計(jì)到2031年,基于“韜定律”的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。業(yè)內(nèi)人士認(rèn)為,華為提出的“韜定律”為全球后摩爾時(shí)代的發(fā)展貢獻(xiàn)了新的方案。但這一方案也面臨一些現(xiàn)實(shí)挑戰(zhàn),如高性能節(jié)點(diǎn)速度大幅提升的同時(shí),功耗也會(huì)急劇攀升,需要結(jié)合節(jié)能技術(shù)來平衡。
何庭波表示,未來屬于開放合作,在半導(dǎo)體演進(jìn)的路徑上,沒有一家企業(yè)可以獨(dú)自完成所有答案。華為期待與全球科學(xué)家、工程師和產(chǎn)業(yè)伙伴緊密合作,共同推動(dòng)半導(dǎo)體與電子產(chǎn)業(yè)的持續(xù)發(fā)展。華為提出的“韜定律”是什么 引領(lǐng)半導(dǎo)體新方向!