摩爾定律面臨物理極限和經(jīng)濟效益的雙重挑戰(zhàn),全球芯片行業(yè)迫切需要探索新的演進路線。5月25日,在上海舉辦的國際電路與系統(tǒng)研討會上,華為公司提出了韜(τ)定律,以“時間 (τ) 縮微”替代“幾何縮微”,作為半導(dǎo)體與電子系統(tǒng)演進的新指導(dǎo)原則。通過邏輯折疊等創(chuàng)新技術(shù),持續(xù)壓縮信號傳播時延,不斷提升晶體管密度,從而實現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進。
華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波表示,在過去六年的探索實踐中,華為設(shè)計并量產(chǎn)了381款遵循韜(τ)定律的芯片。即將于2026年秋季面世的麒麟芯片,更進一步采用了基于韜(τ)定律的邏輯折疊技術(shù),性能有望大幅提升。華為預(yù)計,到2031年,基于韜(τ)定律的高端芯片晶體管密度有望達到1.4納米制程的同等水平。
邏輯折疊等核心技術(shù)構(gòu)建了貫穿器件、電路、芯片到系統(tǒng)層面的多層級協(xié)同優(yōu)化體系。這包括優(yōu)化晶體管和互連電阻及寄生電容,突破傳統(tǒng)平面布局的物理邊界,“軟件、架構(gòu)、芯片”全棧軟硬芯協(xié)同設(shè)計,重構(gòu)計算系統(tǒng)互聯(lián)協(xié)議等。
華為正式發(fā)表半導(dǎo)體領(lǐng)域新定律晶體管密度與系統(tǒng)性能通過邏輯折疊技術(shù)實現(xiàn)新突破2026國際電路與系統(tǒng)研討會25日在上海舉行
2026-05-25 10:36:50華為正式發(fā)表半導(dǎo)體領(lǐng)域新定律